JSDL2采用高階伺服JSDG2S雙核控制架構(gòu),高效的FPGA電流環(huán)算法,且在生產(chǎn)工藝上導(dǎo)入機(jī)器人焊接及自動化測試設(shè)備,除成本更具競爭力,品質(zhì)也有質(zhì)的提升,投入市場后獲得客戶高度認(rèn)可。
擁有1.5KHz的頻率響應(yīng). 搭配23Bit分辨率. 搭配CANopen/EtherCAT通訊. 內(nèi)建多種應(yīng)用功能 (龍門同動/電子凸輪/全閉回路). Auto-Tuning自動調(diào)適功能進(jìn)化再升級. 薄型化簡約外觀設(shè)計.
采用雙核心運算系統(tǒng),提高頻寬速率. 支持23bit解析度的編碼器. 增加輸入輸出: 八組DI/六組DO. 內(nèi)建Auto-Tuning功能,簡易上手操作. 低頻/高頻振動抑制,符合設(shè)備需求. 支持RS-485標(biāo)準(zhǔn)通訊.
JSDEP系列伺服系統(tǒng),提供高精度、快速響應(yīng)及高性價比的工業(yè)自動化解決方案。全系列產(chǎn)品均采用雙核心架構(gòu),提升運算效率及縮短保護(hù)反應(yīng)時間,搭配外圍監(jiān)控軟件,可符合工業(yè)自動化應(yīng)用需求!